01.09.2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 8月29日

出 願 番 号
Application Number:

特願2003-306357

[ST. 10/C]:

[JP2003-306357]

RECEIVED
2 1 OCT 2004
WIPO PCT

出 願 人
Applicant(s):

アイピーフレックス株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特Com

特許庁長官 Commissioner, Japan Patent Office 2004年10月 7日

ふ 『





【書類名】

【整理番号】

【あて先】

【国際特許分類】

【発明者】

【住所又は居所】

東京都品川区上大崎二丁目27番1号 アイピーフレックス株式

会社内

特許願 030163P502

特許庁長官殿

H03K 19/00

【氏名】

【特許出願人】

【識別番号】

【氏名又は名称】

【代理人】

【識別番号】

【弁理士】

【氏名又は名称】

【手数料の表示】

【予納台帳番号】

【納付金額】 【提出物件の目録】

【物件名】

【物件名】

【物件名】

佐藤 友美

500238789

アイピーフレックス株式会社

100102934

今井 彰

050728 21,000円

特許請求の範囲 1

明細書 1 図面 1 【物件名】 要約書 1



【書類名】特許請求の範囲

【請求項1】

回路を動的に再構成可能な論理回路領域を有するデータ処理装置の制御方法であって、 ある機能単位として設計されるハードウェアモジュールを1または複数に分割した分割 回路を前記論理回路領域の一部にマッピングする分割回路情報と、前記分割回路に接する インタフェース回路を前記論理回路領域にマッピングするインタフェース回路情報と、前 記インタフェース回路において実現する境界条件とを備えたアーキテクチャコードを取得 する工程と、

前記アーキテクチャコードの前記分割回路情報およびインタフェース回路情報により、 前記論理回路領域に前記分割回路と、その分割回路に接する前記インタフェース回路とを マッピングする工程と、

前記アーキテクチャコードの前記境界条件に基づき前記インタフェース回路を制御する 動作工程とを有するデータ処理装置の制御方法。

【請求項2】

請求項1において、前記マッピングする工程では、前記分割回路とインタフェース回路とを、前記論理回路領域の利用可能ないずれかの領域にマッピングする、データ処理装置の制御方法。

【請求項3】

請求項1において、前記マッピングする工程では、隣接する分割回路に接する境界の前記インタフェース回路情報および境界条件が一致または対応する場合は、前記インタフェース回路を経ずに前記隣接する分割回路に接するように前記分割回路をマッピングする、データ処理装置の制御方法。

【請求項4】

請求項1において、前記動作工程では、前記論理回路領域に現在および/または過去にマッピングされた他の分割回路の他のインタフェース回路の状態が前記境界条件に基づき前記インタフェース回路の制御に反映される、データ処理装置の制御方法。

【請求項5】

請求項1において、前記取得する工程では、当該データ処理装置に対する要求、マッピングされた前記分割回路の実行状況、前記論理回路領域の利用可能状況を含めた動作環境情報に基づき、取得する前記アーキテクチャコードを選択する、データ処理装置の制御方法。

【請求項6】

請求項1において、前記論理回路領域は複数の再構成可能な複数のエレメントと、所定の数の前記複数のエレメントにより構成される回路プロックを複数備えており、前記アーキテクチャコードは、前記回路プロックの単位の前記分割回路情報を含む、データ処理装置の制御方法。

【請求項7】

回路を動的に再構成可能な論理回路領域と、


ある機能単位として設計されるハードウェアモジュールを1または複数に分割した分割 回路を前記論理回路領域の一部にマッピングする分割回路情報と、前記分割回路に接する インタフェース回路を前記論理回路領域にマッピングするインタフェース回路情報と、前 記インタフェース回路において実現する境界条件とを備えたアーキテクチャコードを取得 するロードユニットと、

前記アーキテクチャコードの前記分割回路情報およびインタフェース回路情報により、 前記論理回路領域に前記分割回路と、その分割回路に接する前記インタフェース回路とを マッピングするマッピングユニットと、

前記アーキテクチャコードの前記境界条件にしたがって前記インタフェース回路を制御する動作制御ユニットとを有するデータ処理装置。

【請求項8】

請求項7において、前記マッピングユニットは、前記分割回路とインタフェース回路と



請求項7において、前記マッピングユニットは、隣接する分割回路に接する境界の前記 インタフェース回路情報および境界条件が一致または対応する場合は、前記インタフェー ス回路を経ずに前記隣接する分割回路に接するように前記分割回路をマッピングする、デ ータ処理装置。

【請求項10】

請求項7において、前記動作制御ユニットは、前記論理回路領域に現在および/または 過去にマッピングされた他の分割回路の他のインタフェース回路の状態を前記境界条件に 基づき前記インタフェース回路の制御に反映する、データ処理装置。

【請求項11】

請求項7において、前記論理回路領域に現在および/または過去にマッピングされた分割回路のインタフェース回路の状態を記憶する境界情報メモリを有するデータ処理装置。

【請求項12】

請求項7において、前記ロードユニットは、当該データ処理装置に対する要求、マッピングされた前記分割回路の実行状況、前記論理回路領域の利用可能状況を含めた動作環境情報に基づき、複数のアーキテクチャコードを備えたアーキテクチャライブラリから所望の前記アーキテクチャコードを取得する、データ処理装置。

【請求項13】

請求項7において、複数のハードウェアモジュールを構成する複数のアーキテクチャコードを備えたアーキテクチャライブラリを有するデータ処理装置。

【請求項14】

請求項7において、前記論理回路領域は複数の再構成可能な複数のエレメントと、所定の数の前記複数のエレメントにより構成される回路ブロックを複数備えており、前記アーキテクチャコードは、前記回路プロックの単位の前記分割回路情報を含む、データ処理装置。

【請求項15】

請求項1·4 において、前記エレメントは、4系統の入力と、4系統の出力と、前記4系統の入力から任意の入力データを選択する入力インタフェースと、この入力インタフェースにより選択された入力データを論理演算して出力データを出力する演算コアであって、その論理演算を変更可能な演算コアと、前記4系統の入力と前記出力データとを任意に選択して前記4系統の出力へ接続可能な出力インタフェースとを備えている、データ処理装置。

【請求項16】

請求項15において、前記演算コアは、論理演算を指示する多ビットのファンクションコードが入力され、前記入力データにより前記出力データを選択するセレクタを備えている、データ処理装置。

【請求項17】


請求項15において、前記演算コアは、前記4系統の入力のいずれかのデータ、または 、前記出力データをラッチするレジスタを備えている、データ処理装置。

【請求項18】

回路を動的に再構成可能な論理回路領域を有するデータ処理装置を制御するためのアーキテクチャコードであって、ある機能単位として設計されるハードウェアモジュールを1または複数に分割した分割回路を前記論理回路領域の一部にマッピングする分割回路情報と、前記分割回路に接するインタフェース回路を前記論理回路領域にマッピングするインタフェース回路情報と、前記インタフェース回路において実現する境界条件とを備えたアーキテクチャコードを記録していることを特徴とする記録媒体。

【請求項19】

回路を動的に再構成可能な論理回路領域を有するデータ処理装置を制御するためのアー キテクチャコードであって、ある機能単位として設計されるハードウェアモジュールを1



前記ハードウェアモジュールのオリジナルのネットリストを1または複数に分割して配置および配線問題を解決して前記分割回路情報を生成する工程と、

前記オリジナルのネットリストの前記分割回路の境界を形成する情報から前記インタフェース回路情報を生成する工程と、

前記オリジナルのネットリストを前記分割回路の集合に変換し、それらの分割回路間の配置・配線問題を解決し、前記インタフェース回路における境界条件を生成する工程とを 有する、アーキテクチャコードの生成方法。

【請求項20】

回路を動的に再構成可能な論理回路領域を有するデータ処理装置であって、

前記論理回路領域は複数の再構成可能な複数のエレメントを備え、

前記エレメントは、入力データを論理演算して出力データを出力する演算コアを備えており、前記演算コアは、論理演算を指示する多ビットのファンクションコードが入力され、前記入力データにより前記出力データを選択するセレクタを備えている、データ処理装置。

【請求項21】


請求項20において、前記エレメントは、4系統の入力と、4系統の出力と、前記4系統の入力から任意の前記入力データを選択する入力インタフェースと、前記4系統の入力と前記出力データとを任意に選択して前記4系統の出力へ接続可能な出力インタフェースとを備えている、データ処理装置。

【請求項22】

請求項20において、前記演算コアは、前記4系統の入力のいずれかのデータ、または 、前記出力データをラッチするレジスタを備えている、データ処理装置。

【請求項23】

請求項20において、所定の数の前記複数のエレメントにより構成される回路ブロック を複数備えている、データ処理装置。



【発明の名称】データ処理装置

【技術分野】

[0001]

本発明は、再構成可能な論理回路領域を有するデータ処理装置に関するものである。

【背景技術】

[0002]

回路を再構成できるプログラマブルデバイスとして、FPGA(Field Programmable G ate Array)、PLD(Programmable Logic Device)、PLA(Programmable Logic Array)と称されるデバイスが知られている。これらのプログラマブルデバイスの基本的な構成は、論理セルあるいは論理ユニットと称されるユニットが格子状に配置され、それを取り巻くように配線群が配置されたものであり、コンテキスト情報あるいはコンフィグレーション情報と呼ばれる情報によって、論理セルの機能や配線の接続を変更できるようになっている。

【特許文献1】特開2000-40745号公報

【発明の開示】

【発明が解決しようとする課題】

[0003]

特開2000-40745号公報には、FPGAに論理回路の異なる部分を実装する技術の1つとして、論理回路を特徴付ける初期ネットリストを多くのページへと区分し、FPGAにこれらのページの1つの回路を実装することが記載されている。これにより、FPGAの物理的容量よりもはるかに大きな回路の実装を可能にしようとしている。

[0004]

しかしながら、現在、マルチメディアデバイス、モバイルデバイス、デジタルデバイスなどに搭載され、それらのデバイスのデータ処理の多くを行っているシステムLSIは、1つのチップの上に、特定の機能を実現するための回路単位(多くのケースでは、ハードウェアモジュールあるいはIP(Intellectual Property)、ライブラリと称される)が複数搭載され、それらのハードウェアモジュールが並列して処理を行っている。したがって、FPGAに、単に1つの回路を分解して実装したとしても、回路を再構成可能なデバイスの有効性が大きく広がることにはならない。

[0005]


これに対し、本発明においては、アプリケーションを実行するために、ハードウェア空間を動的に最適化する技術を提供する。そして、コンパイラ翻訳による命令セットプログラムのような従来のソフトウェア情報だけでは無く、ハードウェア回路そのものを直接実行可能とするアーキテクチャを備えたLSIを本発明においては提供する。

[0006]

従来のシステムLSIに代表される回路デバイスの技術においては、ハードウェア回路は、特定のハードウェアモジュールやIP、ライブラリと呼ばれる単位で搭載され、専用化されたLSIによりデータが処理される。これに対し、汎用的な回路あるいはアーキテクチャでハードウェア回路を実行する技術がある。その1つは、シミュレータのように命令プログラムを1つ1つ実行して、その回路自体を実行しているかのように割り当てる手法である。これは、本来ハードウェア回路の持つ並列性を命令単位の実行に変えて処理を行うため、複数のCPUを使用したとしても、実際のハードウェア回路と比較して、実行する回路規模にもよるが、普通3桁~5桁以上の実行時間が必要とされる。また、リアルタイム性に決定的に欠けるので、実際に複雑な回路をシミュレーションしようとすると膨大な検証時間を必要とする。このため、膨大なゲート数を有する近年の専用LSIに代わり処理を実行することが不可能なだけではなく、複雑な専用LSIの機能を検証するにも不向きな状況になりつつある。

[0007]

リアルタイム性の問題に対して、ハードウェア・アクセラレーションと呼ばれる手法が 出証特2004-3090279



[0008]

しかしながら、FPGAの内部セル構造は、ハードウェア回路の実現をある一定の時間を掛けて変更するようなアーキテクチャ構造となっており、CPUやDSP等のデータパス系を有するハードウェアの実装にはあまり向いていない。実際に、実装しようとすると、処理性能(動作周波数)・ゲート効率・消費電力の何れでも、専用に設計されたLSIと競争できない。アプリケーションを実行するためのターゲット回路にもよるが、FPGA・PLDの場合、実装対象となるターゲット回路の回路規模がFPGA・PLDの集積度より大きい場合、原則として実装は不可能となる。ターゲット回路を分割して実装する事も考えられるが、その場合、チップが複数になりピン数の制限から、更に性能・コスト・消費電力とも不利になる。

[0009]

上述したように1つのFPGAに分割した回路を実装することも検討されているが、ピン数の制限や、分割した回路同士の境界情報の伝播など、回路を分割する際に発生する問題が多数あり、それらをハードウェア設計の段階ですべて解決しようとすると、専用LSIを設計および開発する従来の技術に対するメリットは失われてしまう。

[0010]

さらに、一般的に、FPGAやPLDは、目標のハードウェア回路の数倍~数十倍ものハードウェアが必要となり、チップ・コスト、目標性能、および消費電力の3つの点で、専用LSIには及ばない。

[0011]

一方、専用LSIにも多くの問題がある。従来の専用LSIの場合、LSIの設計段階で正確な性能目標や機能仕様が無いと設計が収束しない。例えば、アプリケーションの実行状況によっては、機能と性能の動的トレード・オフが可能なことが多いが、設計段階で必要とされる性能を実現可能なだけのハードウェア領域や性能を保証出来る動作周波数を確定させる必要がある。つまり、機能や性能の動的トレード・オフがアプリケーション上可能な場合でも、ピーク性能要求や単体レベルの機能毎の性能保証を行った上で、LSI設計を行う必要がある。従って、機能と性能についての要求が決定的であり、高性能および多機能を狙うシステムLSIは、コスト的には最悪ケースの積み上げとなり、製造コスト、チップ面積、消費電力などが悪化する一方になる。

[0012]


もう少し具体的な例としては、ロボットのようなアプリケーションの場合、視覚情報や 聴覚情報を処理しているときは、他の機能(歩行機能・言語処理・嗅覚処理等)を大幅に 弱めて良い場合が多い。しかしながら、従来のシステムLSIでは、すべての機能を実現 するすべての回路を同じようにシステムLSIに実装しており、単にその処理結果を使用 しないか、あるいは、スタンバイ状態で処理能力を低下させているに過ぎない。

[0013]

これに対し、回路構成を動的に再構成できるのであれば、その再構成可能な論理回路により構成されるハードウェア空間を動的に最適化し、使用しない、あるいはスタンバイ状態になる機能へのハードウェア資源の割り当てを大幅に絞って、本来集中すべき視覚情報処理や聴覚情報処理にハードウェア資源を集中的に割り当てることができる。すなわち、本発明によれば、従来の専用LSIのように、ハードウェア回路(ターゲット回路)をすべて実装する必要がないので、少ないハードウェア資源で最大の実行効率を得ることができる。

[0014]

本発明における動的最適化技術は、論理回路により構成される実ハードウェア空間のア 出証特2004-3090279



[0015]

また、本発明における動的最適化技術は、使用中であっても緊急性を要する機能に対してはハードウェア資源の割り当てを増加し、緊急性を要しない機能に対してはハードウェア資源の割り当てを一時的に無くすことができるものである。緊急性とは、処理速度、優先順位などを含む概念であり、データ処理装置に対する要求の重要なものの1つであるが、その他に、ハードウェア資源の割り当てを左右する、データ処理装置に対する要求としては、並列処理するジョブの増減、割り込みの有無など様々なものが考えられる。本発明における動的最適化技術は、これらのデータ処理装置に対する要求に応じてハードウェア資源の割り当て、すなわち、実ハードウェア空間の構成を動的に最適化する。

【課題を解決するための手段】

[0016]


実ハードウェア空間を動的に最適化する1つの方法は、データ処理装置が遭遇するすべての場面を想定し、それに対して最適な実ハードウェア空間のアレンジを予め決定し、コンテキスト情報(あるいはコンフィグレーション情報)として用意し、その都度、ロードする方法である。この方法は、実ハードウェア空間で生ずるタイミング収束などの問題を予め解決できるので、データ処理装置の性能を確保する点では望ましいかもしれない。しかしながら、すべてのシナリオにおいて遭遇する場面を想定することは不可能であり、限られた場面を対象としてある程度最適化し、その他の場面では中庸な性能が得られるような汎用的な解を得ようとすれば、実ハードウェア空間を動的に最適化する効果は薄れてしまう。

[0017]

他の方法の1つは、機能単位として設計されるハードウェアモジュール(IPまたはライブラリ)を、論理ゲートとそれらの接続状態を示しただけのネットリストの状態で用意し、その機能が必要となったときに、そのネットリストの一部あるいは全体を実ハードウェア空間の空いた空間にマッピングするために動的に配置および配線する方法である。この方法は、実ハードウェア空間の瞬間瞬間の状況に合わせて回路をフレキシブルに、動的に配置できるので、ハードウェア空間を最も動的に最適化できる方法であると考えられる。しかしながら、LSIの設計および開発段階でも膨大な時間を要するネットリストに基づく配置および配線する処理を瞬間瞬間で繰り返す必要があり、瞬間瞬間の実ハードウェア空間の実情とその他の要素を加味して実際にネットリストに基づいて配置・配線の諸問題を解決してマッピングすることは不可能である。ほとんどクロック単位あるいはサイクル単位で高速にタイミング収束を含めた問題を解決できるハードウェアが提供できたとしても、そのようなハードウェア資源を別途用意することは経済的でもないし、そのようなハードウェアの登場を待つのでは、ハードウェア空間の動的最適化の実現が難しくなるだけである。

[0018]

ネットリストの状態から、ある程度の単位で配置・配線を行って、それらの回路単位を実ハードウェア空間の空いた空間に配置して、それらの回路単位を接続する配置・配線問題に縮小することにより、瞬間瞬間での配置・配線問題を解決する時間を短縮できる可能性がある。しかしながら、配置・配線するときの実ハードウェア空間の状況は刻々と変動するので、それに対して常に瞬間瞬間で配置・配線問題を動的に解決することは容易ではないであろうし、可能であったとしてもハードウェア資源と電力をそのために常に費やすことには変わりなく、高性能高機能・低チップコスト・低消費電力のデータ処理装置を提



[0019]

そこで、本発明においては、ある機能単位として設計されるハードウェアモジュールを 1 または複数に分割した分割回路を論理回路領域の一部にマッピングする分割回路情報と、分割回路に接するインタフェース回路を論理回路領域にマッピングするインタフェース 回路情報と、インタフェース回路において実現する境界条件とを備えたアーキテクチャコードを提供する。回路を動的に再構成可能な論理回路領域を有するデータ処理装置に対する本発明の制御方法は、アーキテクチャコードを取得する工程と、アーキテクチャコードの分割回路情報およびインタフェース回路情報により、論理回路領域に分割回路と、その分割回路に接するインタフェース回路とをマッピングする工程と、アーキテクチャコードの境界条件に基づきインタフェース回路を制御する動作工程とを有する。

[0020]

また、本発明のデータ処理装置は、回路を動的に再構成可能な論理回路領域と、アーキテクチャコードを取得するロードユニットと、アーキテクチャコードの分割回路情報およびインタフェース回路情報により、論理回路領域に分割回路と、その分割回路に接するインタフェース回路とをマッピングするマッピングユニットと、アーキテクチャコードの境界条件にしたがってインタフェース回路を制御する動作制御ユニットとを有する。ロードユニットは、アーキテクチャコードをフェッチする場合はフェッチユニットであり、ネットワークやメモリからダウンロードする場合はダウンロードユニットになる。ロードした回路情報によりハードウェアを再構成するマッピングを含めてロードと呼ばれることもあるが、本明細書においては、アーキテクチャコードを取得するプロセスには、フェッチ、と呼ぶことにする。ロードユニットにおいてコードを取得するプロセスには、フェッチ、ダウンロード、ゲット、リードなど様々な命令を割り当てることができ、コミュニケーションシステムによりアーキテクチャコードをロードすることも可能である。

[0021]

本発明においては、ハードウェアモジュールのオリジナルのネットリストからある程度の単位で配置・配線問題が解決され、そのまま論理回路領域の一部にマッピング可能な分割回路情報を生成する。次に、オリジナルのネットリストの分割回路の境界を形成する情報からインタフェース回路情報を生成し、さらに、オリジナルのネットリストを分割回路の集合に変換して、それらの分割回路の間の配置・配線問題を解決し、インタフェース回路における境界条件を生成する。したがって、分割回路間の配置・配線問題は、インタフェース回路における境界条件として、アーキテクチャコードの生成段階で解決されている。このため、分割回路を実ハードウェア空間の空いた空間に配置するときには、ロードコニットにより、適切なアーキテクチャコードを取得し、マッピングユニットにより分割回路を実ハードウェア空間の空いた空間に配置するだけで、実行制御ユニットにより、インタフェース回路を境界条件に基づいて制御するだけで、実の一ドウェア空間の瞬間に配置し、分割回路を実行することができる。したがって、実ハードウェア空間の瞬間瞬間の状態により、所望の分割回路とインタフェース回路を下記を下りまりまするだけで分割回路を実行することができ、瞬間瞬間で分割回路間の配置および配線問題を解決しなければならないという問題の発生を未然に防止できる。

[0022]

本発明においては、実ハードウェア空間にマッピングされた1つまたは複数の分割回路は、その状態で実行されるが、分割回路の境界はインタフェース回路を介して仮想的にはハードウェアモジュールを構成する多数の分割回路に接続されており、分割回路の境界は多数の分割回路が接続された仮想ハードウェア空間の状態で制御される。したがって、マッピングする際は、分割回路とインタフェース回路とを、論理回路領域の利用可能ないずれの領域にもマッピングすることができる。さらに、隣接する分割回路に接する境界のインタフェース回路情報および境界条件が一致する、または対応している場合は、仮想ハードウェア空間において隣接している分割回路を意味するので、インタフェース回路を経ずに隣接する分割回路同士を直に接するように分割回路をマッピングすることができる。す



なわち、実ハードウェア空間にマッピングする実際の分割回路の大きさを実ハードウェア 空間の状態に合わせて自由に変えることができる。また、複数の分割回路を実ハードウェ ア空間に分散してマッピングすることも、集中してマッピングすることも可能であり、実 ハードウェア空間を極めてフレキシプルに使用することができる。

[0023]

論理回路領域に現在および/または過去に、時間および/または空間的に分散配置され た他の分割回路とは、マッピングされた他の分割回路の他のインタフェース回路の状態を 、動作制御ユニットにより、境界条件に基づき、実行するターゲットの分割回路のインタ フェース回路の制御に反映することにより、仮想ハードウェア空間では無理なく接続する ことができる。このため、論理回路領域に現在および/または過去にマッピングされた分 割回路のインタフェース回路の状態を記憶する境界情報メモリを設けておくことが望まし 6.4

[0024]

本発明のアーキテクチャコードは、様々な利用方法がある。実ハードウェア空間にマッ ピングするアーキテクチャコードをプログラムの命令セットのようにシーケンシャルにト レースできる状態で提供することにより、アーキテクチャコードによりデータ処理装置を 制御できる。アーキテクチャコードは、記録媒体に記録して提供することも可能であるし 、ネットワークなどの通信手段を介して提供することも可能であり、ハードウェアの構成 を遠隔操作により変えることも可能である。

[0025]

また、従来のシステムLSIに代わる使用方法としては、ロードユニットにより、デー 夕処理装置に対する要求(緊急性や、新たなジョブの開始あるいは並列処理状態の変化、 割り込みの有無など)、マッピングされた分割回路の実行状況、論理回路領域の利用可能 状況を含めた動作環境情報に基づき、複数のアーキテクチャコードを備えたアーキテクチ ャライブラリから所望のアーキテクチャコードを取得し、アプリケーションの実行状況に よりデータ処理装置のハードウェアを動的に最適な構成にすることができる。最適化の指 針は、動作環境情報に基づき決めることができ、それにはロードユニット、マッピングユ ニット、実行制御ユニットの1つまたは複数が寄与する。実ハードウェア空間の空いた空 間に新たな分割回路をマッピングしたり、使用済みの分割回路を消去したり、緊急性を有 するハードウェアモジュールを優先的にマッピングするために、他のハードウェアモジュ ールの分割回路を一時的に退避したり、他のハードウェアモジュールに割り当てられたハ ードウェア資源の割合を一時的に縮小したり、実ハードウェア空間の利用方法に制限はな 6.1

[0026]

また、ハードウェア回路をアーキテクチャコード化することにより、データ処理装置の 利用価値は飛躍的に増大する。限られた利用方法としては、アーキテクチャライブラリを データ処理装置に実装することができる。一方、ネットワークなどのデータ処理装置の外 側に対する通信を介してアーキテクチャコードを取得することも可能であり、分割回路を マッピングできる程度のハードウェア空間があれば、膨大なハードウェア資産を自由に利 用することができる。たとえばインターネット上に存在する多種多様なハードウェア資産 を手元の携帯端末のLSIにマッピングして利用することが可能となる。

[0027]

分割回路のサイズはフレキシブルであり、マッピング対象の論理回路領域にインタフェ ース回路も含めてマッピングできるサイズよりも小さければ良い。分割回路のサイズは小 さい方が実ハードウェア空間の最適化の効率は高い。しかしながら、1つのハードウェア モジュールに対する用意されるアーキテクチャコードの量が多くなる。マッピングする際 は、本発明においては、ハードウェアスペースさえあれば複数の分割回路をまとめてマッ ピングすることが可能なので、分割回路のサイズによりマッピングを繰り返す数が膨大に なって処理時間が増大するような心配は少ない。多くの再構成可能なアーキテクチャは、 複数の再構成可能な複数のエレメントと、所定の数の複数のエレメントにより構成される



回路ブロックを複数備えているので、アーキテクチャコードは、回路ブロックの単位の分 割回路情報を含むことが望ましい。

[0028]

本発明のアーキテクチャコードは、回路を動的に再構成可能な論理回路領域を有するす べてのデータ処理装置に対して適用できる。しかしながら、FPGAのように回路の構成 をルックアップテーブル(LUT)に記憶するハードウェアであると、LUTを変更する ために数クロックを有し、実行速度の遅れが目立つ可能性がある。したがって、本発明に おいては、再構成に要する時間が非常に短い複数のエレメントを備えた論理回路領域を有 するデータ処理装置を提供する。

[0029]

本発明のエレメントは、入力データを論理演算して出力データを出力する演算コアを備 えており、演算コアは、論理演算を指示する多ビットのファンクションコードが入力され 、入力データにより出力データを選択するセレクタを備えている。演算コアに入力されて いるファンクションコードを供給するだけで論理を変更できるので、LUTを書き換える 必要がなく高速に論理を交換できる。

[0030]

さらに、エレメントは、4系統の入力と、4系統の出力と、4系統の入力から任意の入 カデータを選択する入力インタフェースと、4系統の入力と出力データとを任意に選択し て4系統の出力へ接続可能な出力インタフェースとを備えていることが望ましい。4方向 のいずれからもデータを入力でき、4方向のいずれに対してもデータを出力でき、さらに 、このエレメントは論理演算しない単なる接続切り換えエレメントとしても機能する。さ らに、演算コアに、4系統の入力のいずれかのデータ、または、出力データをラッチする レジスタを設けることが望ましい。レジスタを使用しなければ、デコーダなどのクロック 依存性のない、あるいは少ない処理を実行するのに適した回路を構成でき、レジスタを使 用すれば、ステートマシンなどのクロック依存性の高い処理に適した回路を構成できる。

【発明の効果】

[0031]

本発明によれば、数クロック・サイクル単位で動的最適化が可能となるので、トレード ・オフの自由度が非常に大きく、高性能高機能・低チップコスト・低消費電力という相反 する要求を同時に高いレベルで実現することができる。

[0032]


したがって、リコンフィギャブル・テクノロジーの有効性は飛躍的に増大し、実装効率 が向上し、専用LSIと比較して内部の稼働効率を格段に向上させ、チップ・コスト、性 能及び消費電力の3つの点で有利な解決手段を提供することができる。また、プログラマ ブルなハードウェアである特徴は最大限に活かされるので、従来のLSI開発手法では、 物理デザインと機能検証・品質保証の為に数ヶ月以上の時間を必要としたが、原理的にこ れを必要としないアーキテクチャを提供できる。

[0033]

すなわち、本発明においては、実現可能なハードウェア空間の動的最適化技術を提供し ており、従来のハードウェア回路情報及び命令プログラムのようなハードウェア回路を制 御するソフトウェア情報を1つの統一されたアーキテクチャコードと呼ばれる体系で符号 化して、ハードウェアの実行サイクル上、アプリケーション要求(アーキテクチャ)の拘 東条件下で、その瞬間瞬間に有効となるハードウェア・リソースと要求される処理性能を トレードオフし、動的に最適化を行う事で、特定アプリケーション用に設計された専用し SI対しても、チップ・コスト、性能要求・消費電力の3つの面で優位性を示すことが可 能となっている。

[0034]

ハードウェア空間の動的最適化を実現する為のアーキテクチャの基本要素技術は、ハー ドウェア回路の時分割実行可能とする回路分割実行と継続実行技術、複数のハードウェア 回路間のチャネル接続技術、動的ハードウェア回路生成技術・縮小技術・消去交換技術、



[0035]

また、本発明のアーキテクチャコードは、分割回路情報、インタフェース回路情報、境界条件を含むものであるが、さらには、アーキテクチャコードは、ハードウェア回路情報とソフトウェア情報の2つに大きく分類される。ハードウェア回路情報は、使用可能なハードウェア資源を100%とした場合の各回路のモジュール相関情報(静的トポロジー情報と動的モジュール実行情報)・階層構造・優先順位・例外処理条件・動的トレード・オフ条件等を含むことができる。ソフトウェア情報は、従来の命令プログラムやベクターテーブル、アプリケーションによっては、画像等のデータ情報を含むことができる。一般的な意味では、ハードウェア回路の機能やタイミング制御を補助的にサポートする情報全体を含むことができる。

[0036]

マイクロ・プロセッサーの場合、外部割り込み制御部や例外処理部のような特定条件でしか必要とされない回路やデコーダやデータ・パスのように比較的高い頻度で実行されるような回路が存在する。ハードウェア空間とは、階層的に構成されるハードウェア回路をマイクロ・プロセッサーという機能面から分析し直して、動的実行を想定した動的最適化が可能なように再構成した情報の集合体を指す。一般的なプログラム空間とは異なり、並列実行を想定した複数のハードウェア回路情報から構成され、回路交換の余裕が無いものに関してはLSI内部のメモリに直接実装される。逆に、回路実行や起動余裕のあるものは、外部メモリから内部メモリにロードされ実行される。

[0037]

本発明のデータ処理装置であるアーキテクチャLSIは、ロードユニットおよびマッピングユニットとしての機能を備え、アーキテクチャコードをハードウェア上で翻訳してハードウェアの初期化や分割実行する為の外部・内部の高速ローディング制御ユニット(RLC)、実行制御ユニットとしての機能を備え、高速論理回路交換動作の制御と階層的情報伝達(伝送)を行う高速論理通信マスタ(RTM)、論理回路領域となる、各種ハードウェア回路(テスト回路含む)を直接分割実行する高速論理回路交換エレメント(RXE)群から構成することができる。

【発明を実施するための最良の形態】

[0038]

図1に、本発明のデータ処理装置の一例を示してある。このデータ処理装置1は、回路を動的に再構成可能な論理回路領域(RC領域、リコンフィグラブル領域)10と、幾つかのハードウェアモジュールのアーキテクチャコード20を記録したアーキテクチャライブラリ2と、アーキテクチャコード20を再構成可能なハードウェア10の上で翻訳してハードウェアの初期化や分割実行する高速ローディング制御ユニット(RLC)11と、高速論理回路交換動作の制御と階層的情報伝達(伝送)を行う高速論理通信マスタ(RTM)12とを備えている。RLC11は、ライブラリ2からアーキテクチャコード20を取得(フェッチあるいはダウンロード)するロードユニット13と、アーキテクチャコード20の分割回路情報およびインタフェース回路情報により、RC領域10に分割回路19と、その分割回路19に接するインタフェース回路18とをマッピングするマッピングコニット14としての機能を備えている。RTM12は、アーキテクチャコードの境界条件にしたがってインタフェース回路18を制御する動作制御ユニットとしての機能を備えている。また、RTM12は、RC領域10に現在および/または過去にマッピングされた分割回路19のインタフェース回路18の状態を、必要に応じて境界情報メモリ15に記憶し、分割回路19の間の情報伝達を行う。

[0039]

さらに、データ処理装置1は、アプリケーションを実行するプログラム4が記憶された RAM5と、プログラム4にしたがってデータ処理装置1のハードウェア資源を用いて処



理を実行するRISCプロセッサ6と、割り込み信号を受信する割り込み制御ユニット7と、データ処理装置1の各ハードウェア資源にクロック信号を供給するクロック発生源8と、外部メモリに対してデータの入出力を制御するデータ入出力インタフェース9とを備えている。コードRAM5は、RC領域10からもアクセスできるようになっている。

[0040]

本例のデータ処理装置1においては、RC領域10に、CPUあるいはDSPとしての機能をマッピングすることが可能なので、RC領域10でコードRAM5に記憶されたプログラム4を実行することが可能である。したがって、RISCプロセッサ6の機能を、RC領域10を用いて実現することにより、RC領域10にマッピングされる回路によりRC領域10の制御も含めたデータ処理装置1の制御を行うことも可能である。この場合、データ処理装置1において構成が固定されたハードウェアで実現される機能は、初期設定を行う機能と、RTM12のようにRC領域10を管理あるいは制御するために固定的に必要な機能だけに限定することができる。アーキテクチャコード20をロードしたり、マッピングする機能も、ロードするタイミングで生成したり、マッピングする領域を除いて実現することが可能であれば、RC領域10により実現することも可能である。

[0041]

図2にアーキテクチャコード20を示してある。アーキテクチャコード20は、ハードウェア回路情報21とソフトウェア情報22から構成される。ハードウェア回路情報21は、ある機能単位として設計されるハードウェアモジュール(IPまたはライブラリ)を1または複数に分割した分割回路19をRC領域10の一部にマッピングする分割回路情報23と、分割回路19に接するインタフェース回路18をRC領域10にマッピングするインタフェース回路情報24とを備えている。ソフトウェア情報22は、アーキテクチャコード20を識別するための識別情報25と、インタフェース回路18において実現する境界条件26に加え、その他の情報27、たとえば、他の分割回路に対する優先順位、例外処理条件、動的トレード・オフ条件、分割回路の実行順序などの情報を含む。アーキテクチャコード20により、回路を構成するプリミティブのファンクション情報やトポロジーはすべて明確にされ、個々の分割回路19のファンクションおよび分割回路19の接続関係も明確になる。

[0042]


本例のデータ処理装置1においては、たとえば、Aという機能を実現するための回路構成 (ハードウェアモジュール) は、A1~Anのアーキテクチャコード20として与えられる。また、Bという機能を実現する回路構成は、B1~Bmのアーキテクチャコード20として与えられ、Cという機能を実現する回路構成は、C1~Cxのアーキテクチャコード20として与えられ、Dという機能を実現する回路構成は、D1~Dyのアーキテクチャコードとして与えられる。なお、n、m、xおよびyは適当な整数である。

[0043]

図3に、アーキテクチャコード20の生成方法を示してある。まず、ステップ31において、ハードウェアモジュールのオリジナルのネットリストを生成する。ネットリストを生成するまでの段階は、C言語などの高級言語、Verilogなどのハードウェア記述言語を用いた様々な方法が公知であり、いずれの方法を用いても良い。ステップ32において、オリジナルのネットリストを幾つかの単位に分割し、その範囲内で、RC領域10にマッピングできるように配置および配線問題を解決して分割回路情報23を生成する。

[0044]

RC領域10にマッピングする分割回路19は、RC領域10を構成するハードウェアのある程度の単位(回路ブロック)を1または複数用いて配置されるように分割されている方がRC領域10に分割回路19を効率的に割付できる。また、分割回路19の間で頻繁にデータ交換が起きるような分割方法は、分割回路19を個別にRC領域10にマッピングすることを考えると好ましい分割方法とは言えない。もっとも、そのような分割回路19の組み合わせは、RC領域10の状況が許す限り同時にマッピングするように優先順位をつけることで本発明のデータ処理装置1においてはそのような分割方法も許容するこ



[0045]

さらに、ステップ33において、オリジナルのネットリストの分割回路19の境界を形成する情報からインタフェース回路情報24を生成する。したがって、隣接する分割回路19と境界が一致する部分においては、インタフェース回路情報24は同一になり、部分的に共通のインタフェース回路情報24を持ったアーキテクチャコードが生成されることになる。

[0046]

次に、ステップ34において、オリジナルのネットリストを分割回路19の集合に変換し、それらの分割回路19の間で、ハードウェアモジュールとしての機能が実現されるように、タイミング収束問題などを含む配置および配線問題を解決し、インタフェース回路18における境界条件26を生成する。したがって、隣接する分割回路19と境界が一致または接続できる状態に対応しており、インタフェース回路情報24が同一または対応した構成となる部分においては、境界条件も同一または対応した条件になる。このため、部分的に共通の、あるいは対応した境界条件26を持ったアーキテクチャコードが生成されることになる。

[0047]

さらに、分割回路を実ハードウェア空間(論理回路領域)10にマッピングしてハードウェアモジュールとしての機能を実現させるように上記の情報をコンパイルする段階で、他の分割回路に対する優先順位、例外処理条件、動的トレード・オフ条件、分割回路の実行順序などの情報が得られるので、それらを含め、ステップ35でアーキテクチャコード20を生成する。したがって、ハードウェアモジュールは複数の分割回路19により仮想ハードウェア空間上に構成され、アーキテクチャコード20により、その一部を実ハードウェア空間であるRC領域10に実現し、実行することが可能となる。したがって、RC領域10にマッピングされた分割回路19は、回路インスタンスであるということができる。

[0048]

そして、仮想ハードウェア空間と実ハードウェア空間とはインタフェース回路19を介して結び付けられており、タイミング収束などの実ハードウェア空間に配置配線する際の問題は、インタフェース回路19を境界条件26により制御するという解決策が示されている。したがって、その制御をソフトウェア的に、あるいはハードウェア的に実現することが可能となる。

[0049]

図4に、データ処理装置1において、アーキテクチャコード20を用いてRC領域10に分割回路19およびインタフェース回路18を生成して実行する過程を示してある。まず、ステップ41において、ロードユニット13は、RTM12により指定されたアーキテクチャコード20をライブラリ2から取得する。本例のデータ処理装置1においては、RTM12は、リスクプロセッサ6がアプリケーションプログラム4を実行する際に得られる当該データ処理装置1に対する要求、割り込み制御回路7からの割り込み情報、RC領域10にマッピングされた分割回路19の実行状況、RC領域10の利用可能状況(空き領域の有無、置換可能な分割回路の有無など)を含めた動作環境情報に基づき、取得13は、ライブラリ2にコード20があればアドレスを出力してコード20をフェッチ13は、ライブラリ2にコード20があればアドレスを出力してコード20をフェッチする。ロードユニット13が適当な通信機能を備えていれば、他のデータ処理装置や、外部のメモリ、さらには、ネットワークで接続されたサーバやその他のネットワーク上の資源からコード20を取得することができる。逆に、アーキテクチャコード20を強制的にロードユニット13に提供することにより、アーキテクチャコード20を介してデータ処理装置1における処理を能動的に制御することも可能である。

[0050]

ステップ42において、マッピングユニット14は取得されたアーキテクチャコード20の分割回路情報23およびインタフェース回路情報24により、RC領域10に分割回路19と、その分割回路に接するインタフェース回路18とをマッピングする。RC領域10の状況は、分割回路19の実行を制御するRTM12が最も精度良く把握できるので、マッピングユニット14はRTM12の指示により、RC領域10の空いたハードウェア空間またはリプレイス可能なハードウェア空間に分割回路19およびインタフェース回路18をマッピングする。その際、隣接する分割回路19に接する境界のインタフェース回路情報24および境界条件26が一致あるいは対応する場合は、仮想ハードウェア空間において隣接する分割回路19なので、実ハードウェア空間10においてそのまま接続することが可能である。したがって、インタフェース回路を経ずに隣接する分割回路に接するように分割回路19をマッピングする。

[0051]

基本的には、RC領域10の空き領域に分割回路19はマッピングされることになる。しかしながら、RC領域10にマッピング済みの他の分割回路に対して、RTM12が把握している動作環境情報によると、新たな分割回路19を優先してマッピングする緊急性があれば、マッピング済みの他の分割回路19を消去したり、縮小して空き領域を形成することも可能である。消去した他の分割回路19は、緊急性が除かれた後に、RC領域10に再度マッピングして、最初から、あるいは途中から実行することができる。また、縮小した他の分割回路19では、分割回路19をマッピングする工程を繰り返すことにより、処理速度は低下するが、その分割回路に係る機能の処理を継続して実行することができる。

[0052]

ステップ43において、マッピングされた分割回路19を動作させる。分割回路19を動作させるためには、ステップ44において、境界条件26に基づきインタフェース回路18を制御し、分割回路19に所定のタイミングで所定のデータを供給すれば良い。このステップ44において、RTM12の機能により、RC領域10に現在および/または過去にマッピングされた他の分割回路19の他のインタフェース回路18の状態が境界条件26に基づき、動作対象の分割回路19の他のインタフェース回路18の制御に反映される。したがって、ステップ45において、実ハードウェア空間に実現された分割回路19時にかって、ステップ45において、実ハードウェア空間と同じ状態となり、ハードウェア・ジュールとしての機能が実ハードウェア・空間上で実現される。また、分割回路19が下モジュールとしての機能が実ハードウェア・空間上で実現される。また、分割回路19がするよこの路18に対象をRC領域10にマッピングされている他の分割回路19のインタフェース回路18に空間的に伝達したり、次にマッピングされる他の分割回路19のインタフェース回路18に時間を経て伝達する。


[0053]

インタフェース回路 1 8 に設定する境界情報は、メモリ 1 5 に記憶しておくことが可能である。他の分割回路 1 9 がマッピングされるタイミングまでの時間が長かったり、動作途中に分割回路 1 9 が消去されたときに、メモリ 1 5 に記憶された境界情報をインタフェース回路 1 8 に設定することにより、分割回路 1 9 を所望の条件で動作、あるいは再動作させることができる。

[0054]

ステップ46において、マッピングされた分割回路19を動作させる必要が終了するまでステップ44および45を繰り返す。そして、処理が終了した分割回路19は、ステップ47においてRC領域10から消去される。あるいは、RC領域10に余裕があり、以降に分割回路19の機能が必要となることが予測される場合は、縮小してRC領域10に存在させることも可能である。さらに、RC領域10に余裕がある場合は、そのまま存在させておいても良い。

[0055]



[0056]

分割回路19、すなわち、回路インスタンスは、マッピングされる際に、ハードウェア空間の動的最適化を行う為に、他の回路インスタンスの起動と消去をテーブルマスタであるRTM12に要求することができる。RTM12は、複数の回路生成・消去・コピー・移動や回路間のチャネル接続を行い、本来は大規模な回路を物理空間上に展開し回路構成しないと動作しない機能を、瞬間瞬間で必要な回路だけを回路インスタンスとしてハードウェア空間に動的に最適化しながら生成し、資源の少ないハードウェア空間を用いて実質的には膨大な複数の回路を並列に動作させることができる。

[0057]

ハードウェア空間に生成される分割回路19は、常に、このデータ処理装置(アーキテクチャLSI)1の論理回路領域(回路プレーン)10の上に存在するパーマネント回路と、生成された回路がある一定時間しか存在しないインスタント回路、一定時間毎に生成されるサイクリック回路等の種類に分けることができる。インスタント回路やサイクリック回路は、実際に実行されると消去される前に自分の実行結果で他の回路に通知すべき情報をRTM12へ通知し記憶させておく。通常は、この回路実行情報は、次に生成される分割回路19へ効率良く伝達される。逆に、RTM12は、インスタント回路間の実行情報が効率良く伝達されるように回路制御を行う。

[0058]

分割回路19の実行順序の確定は、図3に示したアーキテクチャコード20を生成する 開発段階で、開発環境(FW)の回路コンパイラがこれを行う。分割回路が、外部信号や データ入力条件により回路実行順序に変更がある場合は、RTM12が、この実行制御を 行う。逆に、分割回路自身で実行順番が完全に制御可能な場合は、RTM12がシステム 全体での優先順位に応じて回路の実行エリアの拡大・縮小を行う。

[0059]


たとえば、図1のRC領域10には、A機能を実現するAモジュールの分割回路A1がインタフェース回路と共に生成され、B機能を実現するBモジュールの分割回路B1~B3がインタフェース回路と共に生成されている。分割回路B1~B3は、連続した回路インスタンスで連続したRC領域10に生成されたので、隣接した分割回路の境界領域は連続しており、連続した分割回路から外側に繋がる境界にインタフェース回路18が形成されている。なお、簡単に説明するためにインタフェース回路18が図面の左右のみに生成されているが、仮想ハードウェア空間において上下に分割回路が接続される場合は、インタフェース回路が生成される場合もある。

[0060]

C機能を実現するCモジュールにおいては、分割回路C1およびC2がRC領域10にマッピングされているが空間的に分割されている。このため、各々の分割回路C1およびC2にインタフェース回路18が生成され、RTM12を介してこれらの分割回路C1およびC2は接続される。また、D機能を実現するDモジュールにおいては、分割回路D1およびD2が接続した状態でマッピングされている。RTM12は、これらの分割回路19のインタフェース回路18に適当なタイミングでデータをセットすることにより分割回路18をアクティブにし、その結果インタフェース回路18に出力されたデータを保存したり、空間あるいは時間的に分割された接続先の分割回路19のインタフェース回路18に伝達する。

[0061]

さらに、RTM12は、分割回路19のアーキテクチャコード20の情報や、分割回路19に対する動作環境情報により、RC領域10の分割回路19に対してクロック発生源8から供給されるクロック信号の種類、すなわち周波数を変えることができる。このため



[0062]

図5および図6は、時間が経過したRC領域10の状態である。A機能はインスタント回路であり、A1、A2およびA3という分割回路19が次々と生成されては消滅していき、その間のデータの転送はRTM12により行われる。B機能は、図示したシーケンスでは緊急性を要する機能としてRTM12に要求されており、RC領域10のかなりのハードウェア資源を費やして生成されている。図5に示したタイミングでは、D機能を消滅させ、その資源を用いて多数の分割回路19が生成されている。したがって、図6に示したタイミングでは、B機能の分割回路19が消滅した領域にD機能の分割回路19を復元して、再度、D機能の処理を途中または初めから再実行することになる。

[0063]

図7に、RC領域10の構成を示してある。本例のRC領域10は、各々の論理演算を変更可能な複数のエレメントの集合である回路プロック(rxe_plane) 51が格子状(アレイ状あるいはマトリクス状)に配列され、それらの間が配線52により接続されている。アーキテクチャコード20により定義される分割回路19のサイズは、この回路プロック51の倍数の単位になっており、分割回路情報24をコンテキスト(コンフィグレーション情報)として分割回路19が1つまたは複数の回路プロック51を消費してマッピングされる。

[0064]

図8に、1つの回路ブロック51の構成を示してある。本例では、回路ブロック51には、16個の論理エレメント53が4×4のアレイ構造をなすように配列されており、各々の論理エレメント53は上下左右の4方向に隣接する論理エレメント53と4ビットのレイア1のバス54により接続されている。さらに、上下左右に隣接する論理エレメント53を越して、その外側に位置する論理エレメント53と接続するレイア2のバス55も用意されており、論理エレメント53の間のよりフレキシブルな接続が保障されている。さらに、論理エレメント53を3つ飛び越したレイア3のバスを配置することも可能である。

[0065]


各々の論理エレメント53は、論理演算エレメントとしての機能と、論理エレメント間の接続切り換えを行う配線スイッチとしての機能を備えている。そして、演算する論理と、配線接続の状態を高速で変更または交換する必要があるので、本例のRC領域10には、RXE(Rapid eXchange Element)53と称される高速で交換動作が可能なエレメントが配置されている。

[0066]

図9に、RXE53の構成を示してある。RXE53は、4系統の入力61と、4系統の出力62と、4系統の入力61から任意の入力データを選択する入力インタフェース63と、この入力インタフェース63により選択された入力データ ϕ iを論理演算して出力データを出力する演算コア65と、4系統の入力61と演算コア65の出力データ ϕ oとを任意に選択して4系統の出力62へ接続可能な出力インタフェース64とを備えている。演算コア65は、論理演算を変更可能な構成になっており、論理を変更可能な演算エレメントとしての機能を果たす。また、入力インタフェース63は、4系統の入力61から任意の1ビットを選択するための16対1のセレクタ63sが複数配置された構成となっている。出力インタフェース64は、演算コア65からの出力 ϕ oと4系統の入力61のルーティングを兼ねた6対1のセレクタ64sが複数配置された構成となっている。

[0067]

図10に、演算コア(rxe_core)65の構成を示してある。演算コア65は、論理演算を指示する16ビットのファンクションコード ϕ f が入力され、入力データ ϕ i により出力データ ϕ o を選択するセレクタ66と、4ビットの入力データ ϕ i をデコード



[0068]

図11および図12に、演算コア65の動作を示している。演算コア65はモード信号 ϕ mによって動作が変わる。図11のモード0では、演算コア65は、4ビットの入力データ ϕ i により1ビットの出力データ ϕ o を生成し、その出力データ ϕ o をレジスタ68でラッチして出力する。図11のモード1では、演算コア65は、4ビットの入力データ ϕ i により1ビットの出力データ ϕ o を生成し、その出力データ ϕ o をレジスタ68でラッチせずに出力する。出力データ ϕ o は、16ビットのファンクションコード ϕ f と、入力データ ϕ i をデコードした結果による。したがって、図13に示すように、これらのモード1および2においては、ファンクションコード ϕ f を変えることにより、演算コア65を4入力ANDから4入力コンパレータまで、9種類以上の異なる論理演算素子として使用することができる。

[0069]

さらに、演算コア65はセレクタ66とファンクションコード φ f の組み合わせに論理 演算を行っているので、従来のFPGAのようにSRAMなどの記憶素子を用いたルック アップテーブル(LUT)に論理をセットする必要がない。したがって、SRAMに入出 力を行うサイクルを省略することができ、ファンクションコード φ f を演算コア65に出 力したタイミングで瞬時に演算コア65で行う演算を交換することができる。このため、 本例の演算コア65は高速交換演算素子と称されている。

[0070]

図12に示したモード2からモード4においては、1つの演算コア65が、2ビットの入力信号 ϕ i に対して1ビットの出力信号 ϕ o を出力する2つの演算素子として機能する。すなわち、内蔵された16対1のセレクタ66が、2つの4対1のセレクタとして動作するようにセットされる。これらのモード2から4においては、演算コア65は、図13に示してあるように、ファンクションコード ϕ f を変えることにより、インバータから2入力EXNORまで、7種類以上の異なる論理演算素子として使用することができる。

[0.071]

さらに、図12に示したモード5からモード7においては、演算コア65を、3ビットの入力信号 ϕ i に対して1ビットの出力信号 ϕ o を出力する演算素子として使用できる。追加ビットの入力を許せば、内蔵された16対1のセレクタ66を、2つの3対1のセレクタとして動作するようにセットできるので、演算コア65を2つの3ビット入力1ビット出力の演算素子としても利用できる。これらのモード5から7においては、演算コア65は、図13に示してあるように、ファンクションコード ϕ f を変えることにより、3入力ANDからフルアダーまで、5種類以上の異なる論理演算素子として使用することができる。

[0072]

このように、本例のRC領域10を構成するRXE53は、セレクタ方式で高速で論理を交換することが可能であり、さらに、内部に出力データをラッチするレジスタ68を備えており、出力データをスルーで出力することも、F/Fによりクロックに同期した状態でも出力することができる。したがって、デジタル回路で良く使用される組み合わせ回路(デコーダ)と、順序回路(ステートマシン)及び演算回路(データパス)を、アーキテクチャコード20の回路情報により効率よく実装し、実行することができる。

[0073]

本例の論理を再構成可能なエレメント(RXE)53は、2次元アレイあるいはマトリクスを構成すること考えており、したがって、2次元に格子状に配置するのに適した4系統の入出力を備えている。しかしながら、エレメント間を接続するネットワークが1次元的であれば、2系統あるいは3系統の入出力で十分かもしれない。さらには、エレメント間を接続するネットワークが3次元的であれば、5系統以上の入出力を用意することが望

ましいであろう。さらに、本例の演算コア(rxe_core)は、高速で交換動作が可能なようにセレクタ方式を採用しているが、ルックアップテーブル(LUT)へロジックを入力するサイクルを消費できるようであればLUTを備えた演算コアを採用することも可能である。また、本例においては、同一構造のエレメント53によりマトリクスを構成しているが、論理演算用のエレメントとネットワーク形成用のエレメントによりマトリクスを構成することも可能である。さらに、算術計算を主としたエレメント、アドレス発生を主としたエレメントなどのある程度の機能に特化した、または、汎用性はあるがある機能の処理能力の高い複数種類のエレメントを適当な密度で配置したマトリクスにより、回路を再構成できるRC領域を構成することも可能である。

【産業上の利用可能性】

[0074]

システムのハードウェア・アーキテクチャは、一般的に設計開始(検討)段階で要求仕様として確定することが多い。実際のアプリケーション要求の変化や設計初期段階の時点で予想しなかった要求仕様の変更に対応する為に、最近のFPGAやPLDは、ハードウェア構成を変更可能なアーキテクチャを採用している。しかし、その柔軟性自体は、内部を構成する基本エレメントを冗長化し、チップ・コスト競争力及び専用設計されたLSIやASSPに比較して動作周波数の点で不利とされ問題があった。最近は、ダイナミック・リコンフィギャブル・マシンが注目されるようになり、チップ・コストが高いという問題と動作周波数が低いという欠点をカバーするようになって来た。

[0075]

ただ、その競争力は、1~2年掛けて開発された専用LSIと比較すると十分なレベルには無かった。本発明においては、これらの問題に加え、低消費電力化も実現することで、トータルとして現在のSoCのコストパフォーマンスを実現しながら、アーキテクチャへの動的最適化を行い、次に来るハイパーSoCを実現することができる。つまり、現在のLSI開発の問題点、チップ・コスト競争力と性能・低消費電力化は最高だが、開発期間と開発コストは最悪という問題を解決することができる。

[0076]

現在のLSI設計の常識では、ハードウェア記述言語(Verilog-HDLやVHDL)を中心にして、これを各社の半導体プロセスに合うライブラリの接続形式に合うネットリストに翻訳(論理合成)する。この場合、物理配線と各論理ゲート(回路)の接続形態により動作周波数も影響を受けるが、最大の問題は、システムアーキテクチャの視点からの最適化が出来ない点にある。つまり、現在のSoCやFPGA、ダイナミック・リコンフィギャブル技術は、ハードウェア実行においてアーキテクチャ・レベルからの動的最適化の実現が出来ない構造そのものにある。

[0077]

また、現在のLSI開発手法と実装方法では、システムの信頼性を上げたり品質を保証したりするためのコストが異常に上がる。これは、例えば、テスト回路を実装しないと内部の機能チェックが出来ないが、逆にこれを実装するとその部分のチップ面積が占められ、チップコストが上昇する。これは、結果的に品質を上げる手段は存在するが、最終的にはコストとのトレード・オフとなり信頼性や品質保証をするには限界があり、コンシュマー品に最も必要とされるテスト自体が製品の競争力を奪う結果となる。さらに、デバッグ容易化設計も全体の開発時間や開発リソースを減少する為に必要なコンセプトであるが、やはりチップ・コストを上昇させる要因となる。

[0078]

本発明は、これらの課題の全てに対して解を与えるものである。本発明のハードウェア 空間の動的最適化テクノロジーは、信頼性や品質保証する回路を必要なタイミングだけ存在させて、全体的なコスト影響を最小にできる。デバッグ容易化の為の回路は、デバッグ が完了すれば一般的には必要無い。逆に、デバッグが必要なタイミングで追加すべきデバッグ用回路を生成すれば良く、本発明においては、極めて容易に対応できる。

[0079]

さらに、アーキテクチャコードに基づく本発明は、将来、ネットワーク等を使って、動的にテスト回路やその他の機能を実現する回路を変更したり生成したりすることを可能とし、大規模で複雑なシステムを構築するコストを大幅に低減できる。したがって、手元には小型のチップ化された本発明のデータ処理装置が内蔵されたターミナルを持ち、ネットワークを介して膨大なリソースを持つ仮想ハードウェア空間と接続することにより、多種多様な機能を手元の小型のターミナルにより実行することが可能となる。このシステムは、ネットワークを介して膨大な入出力データを通信しながらネットワーク上に存在するハードウェア資源を用いて処理を行う現在の方式とは全く逆の発想であり、ネットワーク上に存在するハードウェア資源を手元のターミナルで実行しようというものである。したがって、大量の入出力データの送受信を緩和してネットワーク負荷を低減でき、また、データの秘匿性を保証できるなど、様々なメリットを持ったシステムが本発明に基づき構築されうる。

[0080]

また、上記においては、半導体集積回路技術をベースにしたLSIに本発明を適用する例を説明しているが、いわゆる回路網を形成するデータ処理装置のすべてに本発明を適用することが可能である。すなわち、電気あるいは電子レベルの回路技術をベースにしたデータ処理装置に限らず、光、生体、分子あるいは原子構造、遺伝子構造などをベースにした回路網を形成する全てのデータ処理装置に対して本発明を適用することができる。

【図面の簡単な説明】


[0081]


- 【図1】本発明のデータ処理装置の概略構成を示す図である。
- 【図2】アーキテクチャコードの概要を示す図である。
- 【図3】アーキテクチャコードを生成する過程を示すフローチャートである。
- 【図4】データ処理装置においてアーキテクチャコードを実行する過程を示すフロー チャートである。
- 【図5】RC領域の構成の一例を示す図である。
- 【図6】 RC領域の構成の異なる例を示す図である。
- 【図7】RC領域のハードウェア構成を示す図である。
- 【図8】エレメントの配置を示す図である。
- 【図9】エレメントの構成を示す図である。
- 【図10】演算コアの構成を示す図である。
- 【図11】演算コアの動作例を示す図である。
- 【図12】演算コアの他の動作例を示す図である。
- 【図13】演算コアで実行可能な論理演算の例を示す図である。


【符号の説明】

[0082]

- 1 データ処理装置
- 10 再構成可能な論理回路領域(RC領域)
- 11 高速ローディング制御ユニット(RLC)
- 12 高速論理通信マスタ (RTM)
- 13 ロードユニット
- 14 マッピングユニット
- 51 回路プロック(rxe_plane)
- 5 3 論理演算素子 (rxe)
- 65 演算コア (rxe_core)








アーキテクチャ

コード

エンド


-35









【図5】




【図6】







【図8】













φm			φ	i	φf		φο	
cfg-mod	idat [3]	[2]	[1]	[0]	odat_g	[0]	odat_r	備考
[2:0]							cfg-func [0]	odat-g[0]の
000	0	0	0	0	0	cfg_func [0] cfg_func [1]	cfg-func [1]	値を保持
(4in1out)	0	0	0	0	0	cfg_func [2]	cfg-func [2]	に対シ副
l I	0	0	1	1	0	cfg_func [3]	cfg-func [3]	
	0	0	0		0	cfg_func [4]	cfg-func [4]	
	0	1		0	0	cfg_func [5]	cfg-func [5]	
5- 12-7	0	1	0					
[E - F0]	0	1	1	0	0	cfg_func [6]	cfg-func [6] cfg_func [7]	,
	0	1		1	0	cfg_func [7]		
	1	<u>o</u>	0	0	0	cfg_func [8]	cfg_func [8]	
Į.	1	0	0	1	0	cfg_func [9]	cfg_func [9]	
	1	0	1	0	0	cfg_func [10]	cfg_func [10]	
1	1	0	1	1	0	cfg_func [11]	cfg_func [11]	
	1	1	0	0	0	cfg_func [12]	cfg_func [12]	
	1	1	0	1	<u>o</u>	cfg_func [13]	cfg_func [13]	1
	1	1	1	0	0	cfg_func [14]	cfg_func [14]	
	1	1	1	1	0	cfg_func [15]	cfg_func [15]	
001	0	0	0	0	0	cfg_func [0]	lat_dat	レジスタ分離
(4in1out)	0	0	0	1	0	cfg_func [1]	lat_dat	
	0	0	1	0	0	cfg_func [2]	lat_dat	
	0	0	1	1	0	cfg_func [3]	lat_dat	
	0	1	0	0_	0	cfg_func [4]	lat_dat	
	0	1	0	1	0	cfg_func [5]	lat_dat	
	0	1	1	0	0	cfg_func [6]	lat_dat	_
[E-K1]	0	11	1	1	0	cfg_func [7]	lat_dat	
	1	0	0	0	0	cfg_func [8]	lat_dat	<u> </u>
	1	0	0	1	0	cfg_func [9]	lat_dat_]
	1	0	1	0	0	cfg_func [10]	iat_dat	
	1	0	1	1	0	cfg_func [11]	lat_dat]
1	1	1	0	0	0	cfg_func [12]	lat_dat	
1	1	1	0	1	0	cfg_func [13]	lat_dat_	
1	1	1	1	0	0	cfg_func [14]	lat_dat]
	1	1	1	1	0	cfg_func [15]	lat_dat	<u></u>



【図12】

afa, maad	idat odat_g					odat-r	備考	
cfg-mod	[3]	[2]	[1]	[0]	[1]	[0]		,
[2:0]	[9]	LEJ.	0	0	L'J	cfg_func [0]	cfg_func [0]	上位2ビット
010			0	1		cfg_func [1]	cfg_func [1]	と下位2ビッ
(2in1out)			1	Ö		cfg_func [2]	cfg_func [2]	トは独立した
			l i	1		cfg_func [3]	cfg_func [3]	2系統になる
[モード2]	0	ГО	<u> </u>		cfg_func [8]	0,8-,		レジスタは下
	0	1	1		cfg_func [9]			位2ピットの
	1	Ö			cfg_func [10]			結果を保持
	1	1	1		cfg_func [11]			
011			0	0		cfg_func [0]		上位2ビット
(2in1out)			0	1		cfg_func [1]		と下位2ビッ
12111000			1	0]	cfg_func [2]		トは独立した
[E-K3]			1	1		cfg_func [3]		2系統になる
	0	0			cfg_func [8]		cfg_func [8]	レジスタは上
	0	1	j		cfg_func [9]		cfg_func [9]	位2ビットの
1	1	0	1		cfg_func [10]	1	cfg_func [10]	結果を保持
	1	1	1		cfg_func [11]		cfg_func [11]	
100	l		0_	0	4	cfg_func [0]	lat_dat	上位2ビット
(2in1out)	l		0	1	4	cfg_func [1]	lat_dat	と下位2ビッ
,			1	0	4	cfg_func [2]	lat_dat	トは独立した
[モード4]	<u> </u>		11_	1	1	cfg_func [3]	lat_dat	2系統になる
1	0	0	4		cfg_func [8]	4	lat_dat	レジスタ分離
	0	1	4		cfg_func [9]	-	lat_dat	
	1	0	4		cfg_func [10]	4	lat_dat	
	1	1	 	10	cfg_func [11]	cfg_func [0]	lat_dat cfg_func [0]	MSBは未使
101	×	0	0	0	cfg_func [8] cfg_func [9]	cfg_func [1]	cfg_func [1]	用
(3in1out)		10	17	0	cfg_func [10]		cfg_func [2]	m odat-g[0]の
		10	11	1	cfg_func [11]		cfg_func [3]	
[E - K5]	1	1 -	0	Ö	cfg_func [12]	cfg_func [4]	cfg_func [4]	値を保持
1	1	1	10	1	cfg_func [13]		cfg_func [5]	1
l l	1	1	11	0	cfg_func [14]		cfg_func [6]	1
		1	11	1	cfg_func [15]		cfg_func [7]	
110	1x	10	Ö	Ö	cfg_func [8]	cfg=func [0]	cfg_func [8]	MSBは未使
110	1	0	10	11	cfg_func [9]	cfg_func [1]	cfg_func [9]	用
(3in1out)		ō	Ť	Ö	cfg_func [10]		cfg_func [10]	odat-g[1]の
- 1007		Ö	11	11	cfg_func [11]		cfg_func [11]	値を保持
[モード6]		1	0	Ö	cfg_func [12]		cfg_func [12]	THE C INTO
	1	1	lö	11	cfg_func [13]		cfg_func [13]	
	1	1	11	Ö	cfg_func [14]		cfg_func [14]	
1	1	1	11	1	cfg_func [15]		cfg_func [15]	
111	×	Ö	O	0_	cfg_func [8]	cfg_func [0]	lat_dat	MSBは未使
(3in1out)		0	0	1	cfg_func [9]	cfg_func [1]	lat_dat	用
Controde		0	1	0	cfg_func [10]	cfg_func [2]	lat_dat	レジスタ分離
[モード7]	ı İ	0	1	1	cfg_func [11]	cfg_func [3]	lat_dat	4
1.5-1-1-1	'	1	0	0	cfg_func [12]] cfg_func [4]	lat_dat	_
	1	1	0	1	cfg_func [13]	cfg_func [5]	lat_dat	4
	1	1	1	0	cfg_func [14		lat_dat	_
	1	1	1	1	cfg_func [15] cfg_func [7]	lat_dat	



【図13】

ファンクション	cfg-mode [2:0]	cfg-func [15:0]	備考
	010/011/100	xxxx_xxxx_xxxx_0101	最下位ビットを使用
	010/011/100	xxxx_xxxx_xxxx_1000	下位2ビットを使用
-, (,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	010/011/100	xxxx_xxxx_xxxx_0111	下位2ビットを使用
	010/011/100	xxxx_xxxx_xxxx_1110	下位2ビットを使用
	010/011/100	xxxx_xxxx_xxxx_0001	下位2ビットを使用
	010/011/100	xxxx_xxxx_xxx=0001	下位2ピットを使用
		xxx_xxxx_xxx_1001	下位2ビットを使用
	010/011/100		
3入力 AND	101/110/111	xxxx_xxxx_1000_0000	下位3ビットを使用
3入力 NAND	101/110/111	xxxx_xxxx_0111_1111	下位3ビットを使用
3入力 OR	101/110/111	xxxx_xxxx_1111_1110	下位3ビットを使用
3入力 NOR	101/110/111	xxxx_xxxx_0000_0001	下位3ビットを使用
FullAdder	101/110/111	1110_1000_1001_0110	下位3ビットを使用
			上位出力にキャリー
			下位出力にサム
4入力 AND	000/001	1000_0000_0000_0000	
4入力 NAND	000/001	0111_1111_1111_1111	
4入力 OR	000/001	1111_1111_1111_1110	
4入力 NOR	000/001	0000_0000_0000_0001	·
4入力 EXOR	000/001	0111_1111_1111_1110	
4入力 NOR	000/001	1000_0000_0000_0001	
AND_AND_OR	000/001	1000_1000_1000_1000	
AND_AND_NOR	000/001	0111_0111_0111_0111	
4入力 comparater(1111)	000/001	1000_0000_0000_0000	比較したい値を1にする



【要約】

【課題】 回路を動的に再構成可能な実ハードウェア空間を動的に最適化することができるデータ処理装置を提供する。

【解決手段】 回路を動的に再構成可能なRC領域10と、アーキテクチャコード20を取得するロードユニット13と、アーキテクチャコード20により、RC領域に分割回路19とインタフェース回路18とをマッピングするマッピングユニット14と、アーキテクチャコード20にしたがってインタフェース回路を制御するRTM12とを有するデータ処理装置1を提供する。アーキテクチャコード20は、ある機能単位として設計されるハードウェアモジュールを1または複数に分割した分割回路19をRC領域10の一部にマッピングする分割回路情報と、分割回路19に接するインタフェース回路18をRC領域10にマッピングするインタフェース回路情報と、インタフェース回路において実現する境界条件とを備えている。

【選択図】

図 1



認定・付加情報

特許出願の番号 特願2003-306357

受付番号 50301435101

書類名 特許願

担当官 第八担当上席 0097

作成日 平成15年 9月 1日

<認定情報・付加情報>

【提出日】 平成15年 8月29日

特願2003-306357

出願人履歴情報

識別番号

[500238789]

1. 変更年月日

2003年 6月 2日

[変更理由]

住所変更

住 所

東京都品川区上大崎二丁目27番1号

氏 名 アイピーフレックス株式会社